Circuits i sistemes digitals

Temari

CIRCUITS COMBINACIONALS



Treballaran el tema d'especificació, disseny i simulació de circuits combinacionals descrits en VHDL:

- Sistemes de numeració, operacions lògiques i aritmètiques i codis per representar informació.

- Funcions lògiques (àlgebra de Boole, circuits amb portes, mínterms, màxterms, suma de productes, producte de sumes).

- Simplificació de funcions lògiques (programari Minilog).

- Característiques elèctriques dels circuits digitals segons famílies lògiques (nivells lògics, marges de soroll, temps de propagació, potència dissipada, sortides tri-state).

- Els blocs bàsics lògics i aritmètics estàndard combinacionals (multiplexors, sumadors, etc.).

- Disseny de projectes VHDL, simulació, i implementació en sPLD/CPLD/FPGA de circuits combinacionals.

- Ús del Proteus-ISIS per a la captura d'esquemàtics i simulació de circuits programables sPLD (GAL22V10), CPLD i/o FPGA. Simulació funcional i temporal en ModelSim / Active HDL / ISim. Ús del ispLEVER Classic - Diamond / Quartus-II / ISE per a la implementació de circuits en CPLD/FPGA.



CIRCUITS COMBINACIONALS



Treballaran el tema d'especificació, disseny i simulació de circuits combinacionals descrits en VHDL:

- Sistemes de numeració, operacions lògiques i aritmètiques i codis per representar informació.

- Funcions lògiques (àlgebra de Boole, circuits amb portes, mínterms, màxterms, suma de productes, producte de sumes).

- Simplificació de funcions lògiques (programari Minilog).

- Característiques elèctriques dels circuits digitals segons famílies lògiques (nivells lògics, marges de soroll, temps de propagació, potència dissipada, sortides tri-state).

- Els blocs bàsics lògics i aritmètics estàndard combinacionals (multiplexors, sumadors, etc.).

- Disseny de projectes VHDL, simulació, i implementació en sPLD/CPLD/FPGA de circuits combinacionals.

- Ús del Proteus-ISIS per a la captura d'esquemàtics i simulació de circuits programables sPLD (GAL22V10), CPLD i/o FPGA. Simulació funcional i temporal en ModelSim / Active HDL / ISim. Ús del ispLEVER Classic - Diamond / Quartus-II / ISE per a la implementació de circuits en CPLD/FPGA.



MÀQUINES D'ESTATS FINITS (FSM)



Treballaran el tema d'especificació, disseny i simulació de màquines d'estat finit síncrones (FSM):

- El concepte de sistema seqüencial. Les eines: diagrama d'estat, diagrama de temps, descripció funcional. Cel·les de memòria asíncrones d'1 bit (latches RS i D). Aplicació i simulació de circuits amb latches (circuits temporitzadors, de rellotge i memòria massiva de dades).

- Estructura general d'una màquina d'estats finits síncrona canònica (FSM). Circuits de memòria d'1 bit síncrons (flip-flops JK, D,T) per al registre d'estat.

- Disseny i simulació de sistemes seqüencials (FSM) senzills amb el mètode canònic usant el llenguatge VHDL: a) especificacions; b) particularització de l'arquitectura general al problema; c)descripció en VHDL; d) simulació funcional; e) síntesi i fitxers de configuració del dispositiu programable; f) simulació temporal a nivell de portes lògiques (timing simulation); g) programació del dispositiu i verificació de funcionament en les targetes d'entrenament usant instruments de laboratori.

- Disseny VHDL, simulació i implementació de blocs seqüencials estàndard (comptadors i registres de dades i de desplaçament).

- Simulació en ModelSim / Active HDL / ISim. Ús del ispLEVER Classic - Diamond / QuartusII / ISE per a la implementació de FSM en sPLD/CPLD/FPGA.

- Implementació de bancs de memòria en VHDL.



MÀQUINES D'ESTATS FINITS (FSM)



Treballaran el tema d'especificació, disseny i simulació de màquines d'estat finit síncrones (FSM):

- El concepte de sistema seqüencial. Les eines: diagrama d'estat, diagrama de temps, descripció funcional. Cel·les de memòria asíncrones d'1 bit (latches RS i D). Aplicació i simulació de circuits amb latches (circuits temporitzadors, de rellotge i memòria massiva de dades).

- Estructura general d'una màquina d'estats finits síncrona canònica (FSM). Circuits de memòria d'1 bit síncrons (flip-flops JK, D,T) per al registre d'estat.

- Disseny i simulació de sistemes seqüencials (FSM) senzills amb el mètode canònic usant el llenguatge VHDL: a) especificacions; b) particularització de l'arquitectura general al problema; c)descripció en VHDL; d) simulació funcional; e) síntesi i fitxers de configuració del dispositiu programable; f) simulació temporal a nivell de portes lògiques (timing simulation); g) programació del dispositiu i verificació de funcionament en les targetes d'entrenament usant instruments de laboratori.

- Disseny VHDL, simulació i implementació de blocs seqüencials estàndard (comptadors i registres de dades i de desplaçament).

- Simulació en ModelSim / Active HDL / ISim. Ús del ispLEVER Classic - Diamond / QuartusII / ISE per a la implementació de FSM en sPLD/CPLD/FPGA.

- Implementació de bancs de memòria en VHDL.



PROCESSADOR DIGITAL



El concepte i l'arquitectura d'un processador digital d'informació, també anomenat processador dedicat, constituït per una unitat operativa (datapath) i una unitat de control (FSM).

- La unitat operativa: recursos de càlcul (ALU) i de memòria d'operants (registres). Els senyals de control.

- La unitat de control (una FSM canònica síncrona).

- Disseny un projecte VHDL, simulació, i implementació en CLD/FPGA d'un sistema digital processador d'informació senzill (un sumador o un multiplicador seqüencial, un controlador de teclat, un port de comunicació asíncrona, un rellotge en temps real, etc. ) usant les mateixes eines EDA descrites anteriorment.



PROCESSADOR DIGITAL



El concepte i l'arquitectura d'un processador digital d'informació, també anomenat processador dedicat, constituït per una unitat operativa (datapath) i una unitat de control (FSM).

- La unitat operativa: recursos de càlcul (ALU) i de memòria d'operants (registres). Els senyals de control.

- La unitat de control (una FSM canònica síncrona).

- Disseny un projecte VHDL, simulació, i implementació en CLD/FPGA d'un sistema digital processador d'informació senzill (un sumador o un multiplicador seqüencial, un controlador de teclat, un port de comunicació asíncrona, un rellotge en temps real, etc. ) usant les mateixes eines EDA descrites anteriorment.



MICROCONTROLADORS



Capítol d'introducció a l'ús i el disseny d'aplicacions amb microcontroladors comercials

- La idea inicial d'una CPU: el sistema digital dedicat microprogramat (funcions lògiques amb memòries) capaç de realitzar operacions diferents amb el mateix maquinari.

- L'evolució dels sistemes digitals fins arribar a l'arquitectura d'un sistema microprocessador (unitat de processament, memòria de dades i programa, i perifèrics)

- Integració en un únic xip (microcontrolador)

- Arquitectura d'un microcontrolador comercial. Els PIC de Microchip i l'arquitectura i característiques de la família PIC16 / PIC18 (o d'un altre fabricant).

- Seqüència de disseny (design flow) d'una aplicació. Eines de desenvolupament de Microchip: MPLAB i targetes de desenvolupament. Simulació amb el laboratori virtual Proteus-VSM.

- Descripció bàsica del llenguatge assemblador.

- La programació en llenguatge C per a microcontroladors. El compilador HI-TECH C Compiler o un altre equivalent. La integració a l'entorn de desenvolupament MPLAB.

- Estil de programació en C segons arquitectura de màquina d'estats finits: no es dóna llibertat a l'hora de programar aplicacions, sinó que es condiciona la programació a un estil predeterminat que emula l'estructura d'una màquina d'estats finits, amb la intenció de donar continuïtat i aprofundir en els continguts dels temes anteriors (a més de facilitar la detecció d'errors i l'avaluació).

- Lectura de senyals d'entrada digitals (polling i interrupcions) i activació de sortides digitals.

- El comptador TIMER 0 com a rellotge per actualitzar l'estat de la FSM.

- El concepte de temps real a partir de divisors de freqüència del cristall de quars.

- Comparativa de la programació en C amb la programació en assemblador.

- Altres subsistemes perifèrics del PIC: Interfícies per a senyals analògics: convertidors A/D i D/A; altres temporitzadors/comptadors; el mòdul PWM; el mòdul visualitzador LCD; la memòria de dades interna EEPROM; el mòdul USART de comunicació sèrie asíncrona RS232; busos síncrons de comunicació entre xips: I2C i SPI; etc. (aquests recursos no "s'explicaran" seqüencialment de la manera tradicional,

sinó que s'aprendran en funció del projecte que cada grup ha de dur a terme).



MICROCONTROLADORS



Capítol d'introducció a l'ús i el disseny d'aplicacions amb microcontroladors comercials

- La idea inicial d'una CPU: el sistema digital dedicat microprogramat (funcions lògiques amb memòries) capaç de realitzar operacions diferents amb el mateix maquinari.

- L'evolució dels sistemes digitals fins arribar a l'arquitectura d'un sistema microprocessador (unitat de processament, memòria de dades i programa, i perifèrics)

- Integració en un únic xip (microcontrolador)

- Arquitectura d'un microcontrolador comercial. Els PIC de Microchip i l'arquitectura i característiques de la família PIC16 / PIC18 (o d'un altre fabricant).

- Seqüència de disseny (design flow) d'una aplicació. Eines de desenvolupament de Microchip: MPLAB i targetes de desenvolupament. Simulació amb el laboratori virtual Proteus-VSM.

- Descripció bàsica del llenguatge assemblador.

- La programació en llenguatge C per a microcontroladors. El compilador HI-TECH C Compiler o un altre equivalent. La integració a l'entorn de desenvolupament MPLAB.

- Estil de programació en C segons arquitectura de màquina d'estats finits: no es dóna llibertat a l'hora de programar aplicacions, sinó que es condiciona la programació a un estil predeterminat que emula l'estructura d'una màquina d'estats finits, amb la intenció de donar continuïtat i aprofundir en els continguts dels temes anteriors (a més de facilitar la detecció d'errors i l'avaluació).

- Lectura de senyals d'entrada digitals (polling i interrupcions) i activació de sortides digitals.

- El comptador TIMER 0 com a rellotge per actualitzar l'estat de la FSM.

- El concepte de temps real a partir de divisors de freqüència del cristall de quars.

- Comparativa de la programació en C amb la programació en assemblador.

- Altres subsistemes perifèrics del PIC: Interfícies per a senyals analògics: convertidors A/D i D/A; altres temporitzadors/comptadors; el mòdul PWM; el mòdul visualitzador LCD; la memòria de dades interna EEPROM; el mòdul USART de comunicació sèrie asíncrona RS232; busos síncrons de comunicació entre xips: I2C i SPI; etc. (aquests recursos no "s'explicaran" seqüencialment de la manera tradicional,

sinó que s'aprendran en funció del projecte que cada grup ha de dur a terme).